SK하이닉스는 지난 연말 있었던 2024년 임원 인사에서 차세대 반도체를 연구·개발하는 조직인 ‘글로벌 RTC(Revolutionary Technology Center)’의 신임임원으로 이재연 부사장을 선임했다. 이 부사장은 DRAM 선행 프로젝트 연구를 시작으로 ReRAM*, MRAM*, PCM*, ACiM*을 비롯한 이머징 메모리(Emerging Memory)* 개발을 이끌어온 반도체 소자 전문가다.

특히, 이 부사장은 국내외 반도체 기업, 대학, 연구기관과의 풍부한 협업 경험을 토대로 ORP(Open Research Platform)*를 구축하는 등 회사의 글로벌 경쟁력 향상을 위한 주춧돌을 마련하는 데 크게 기여했다는 평가를 받고 있다.

뉴스룸은 그를 만나 미래 메모리 반도체와 ORP에 관해 이야기를 나눴다.

“이머징 메모리, 세대를 초월하는 가치 창출할 것”

“글로벌 RTC는 미래 반도체 산업이 진화해 나갈 패러다임을 제시하고자 합니다. 구체적으로 보면, 다음 세대 기술의 가치를 창출할 수 있는 이머징 메모리를 개발하고, 기존 반도체 기술의 한계를 극복할 차세대 컴퓨팅에 대한 기반 연구를 이어가고 있습니다. 저는 새로운 임원으로서, 미래 연구 개발의 성과를 앞당겨 회사가 기술 리더십을 탄탄히 할 수 있도록 하겠습니다.”

이 부사장은 이머징 메모리가 AI 시대를 이끌 새로운 패러다임을 제시할 것이라는 기대감을 내비쳤다.

이머징 메모리는 기존 메모리의 한계를 돌파할 새로운 솔루션으로 주목받고 있다. SK하이닉스는 현재 SOM*, Spin*, 시냅틱(Synaptic)* 메모리, ACiM 등을 통해 이머징 메모리 솔루션을 구현하고 있다.

“SOM[관련기사]은 데이터를 빠르게 처리하는 D램과 데이터를 저장하고 삭제할 수 있는 낸드플래시의 특성을 모두 보유하고 있습니다. 이는 격변할 D램과 낸드 시장에서 중요한 역할을 할 것으로 기대되고 있습니다. 이와 함께 글로벌 RTC 조직은 자성(磁性)의 특성을 이용해 이머징 메모리 중 가장 빠른 Spin 소자의 동작을 구현하는 등 미래를 위한 다양한 기술을 개발하고 있습니다.”

이 부사장은 “사람의 뇌를 모방한 AI 반도체인 시냅틱 메모리 분야의 연구 역시 발 빠르게 진행 중”이라고 설명했다. 그는 또 “AI 연산 시 메모리와 프로세서 사이의 데이터 이동을 줄이고 에너지 사용을 절감할 수 있는 ACiM 역시 우리의 연구 분야이며, 이 기술은 최근 학계와 산업계에 큰 관심을 받고 있다”고 말했다.

“글로벌 시장에서 더욱 빛나는 SK하이닉스 만들어야”

이 부사장은 급변하는 글로벌 시장에서 SK하이닉스가 경쟁력을 높이기 위해서는 세계 각계각층과 협업 체계를 강화해야 한다고 강조했다.

“글로벌 RTC는 개방형 협력 연구 플랫폼인 ORP를 구축하고 있습니다. 이는 다양한 미래 기술 수요에 대응하기 위한 협력의 장(場)으로, 우리는 현재 외부 업체, 연구 기관과 협업을 논의하고 있습니다.”

이 부사장은 “미래 반도체 시장에서는 단일 회사만의 노력으로는 성공할 수 없을 것”이라며, “산·학·연 등 다양한 기관과의 협업이 필수적이고, 환경 변화에 맞춰 유연한 논의가 가능한 새로운 체계가 중요하다”고 설명했다. 이를 통해, 다양해지는 요구에 맞춘(Customized) 메모리 반도체를 연구하겠다는 것이다. 또, 이 부사장은 글로벌 반도체 업계의 리더로서 가져야 할 책임감에 대해서도 강조했다.

“AI, 클라우드 컴퓨팅과 같은 기술의 성장으로 인해 방대한 양의 데이터가 발생하고 있고, 이와 함께 늘어나는 전력 사용에 대한 고민이 많습니다. 이에 글로벌 RTC는 넷제로(Net Zero) 달성을 위해 효율적인 에너지 사용에 대한 연구와 고민을 지속하고 있습니다.”

미래를 위한 패스파인딩(Pathfinding), 도전정신이 중요해

“최근 챗GPT로부터 시작된 AI 열풍은 메모리 반도체 분야에도 큰 기회가 되고 있습니다. 이러한 거대한 움직임에서 우리는 미래 먹거리를 위한 패스파인딩에 집중할 때입니다.”

이 부사장은 다운턴 위기를 기회로 바꾼 HBM의 TSV* 기술처럼 미래를 위한 다양한 요소 기술*개발이 중요하다고 언급했다.

“HBM의 중요 요소 기술인 TSV는 15년 전 미래 기술 중 하나로 연구가 시작됐습니다. AI 시대를 예견하고 개발한 기술은 아니지만, 오늘날 대표적인 AI 반도체 기술로 손꼽히고 있죠. 이처럼 우리는 어떻게 급변할지 모르는 미래를 대비해 또 다른 멋진 요소 기술 개발에 힘써야 합니다.”

끝으로 이 부사장은 구성원들에게 당부의 말을 전했다.

“우리 구성원 모두의 땀과 노력으로 회사는 다운턴 위기를 기회로 바꾸어 냈습니다. 하지만 여기에 만족할 수는 없습니다. 새로운 것을 두려워하지 않는 도전정신이 있다면 우리는 지금까지의 성공보다 더 큰 성공을 이룰 수 있을 것입니다. 서로 소통하고 신뢰하며, 배려해서 모두가 함께 도전해 나갔으면 합니다.”

이에 SK하이닉스는 2023 VLSI(Very Large-Scale Integration, 세계 3대 반도체 학회 중 하나) 심포지엄에서 결정질(Crystalline)* IGZO(이하 c-IGZO) 박막 트랜지스터에 대한 연구를 발표했다. 메모리 반도체 공정 과정인, 고온과 수소가 풍부한 공정에서 기존 a-IGZO 박막 트랜지스터와 특성을 비교한 것이다.

* 비정질(Amorphous, Non-Crystalline, 非晶質): 고체 물질로, 균일한 조성은 가지고 있으나 분자가 무작위로 배열되어 규칙이 없는 상태로 단결정, 다결정 등과 함께 분자 결정의 종류 중 하나를 뜻한다.
* InGaZnO(IGZO): 전자 이동도를 증가시키는 역할의 인듐(In), 전원 Off 시 누설전류를 방지하는 갈륨(Ga), 화합물의 화학적 구조를 안정화하는 아연(Zn), 산소 공공 조절을 통해 전자 밀도를 결정하는 산소(O)가 일정한 비율로 구성된 화합물. 이는 박막 트랜지스터의 활성층으로 사용된다.
* 박막 트랜지스터(Thin Film Transistor, TFT): 채널이 생성되는 활성층이 박막(Flim)의 형태로 기판 위에 형성되는 트랜지스터로서 전통적으로 LCD(액정 디스플레이)에 사용됐다.
* 전자 이동도(Electron Mobility): 반도체에서 전자가 전기장 내에서 얼마나 빨리 움직이는지 나타내는 정도
* 열이력: 지정된 온도 제한을 초과하지 않고 장치 내에서 태워져 흩어지거나 허용될 수 있는 열에너지 또는 열의 총량
* 결정질(Crystalline, 結晶質): 물질을 구성하는 원자나 이온들이 규칙적으로 배열된 물질

c-IGZO의 열 안정성 및 수소 공정 저항성 입증

▲ 그림 1: (a) IGZO 증착 후 공정 온도 550°C에서 수소가 포함된 다양한 공정 (b) a-IGZO 증착 후, 후속 공정 진행 후의 모습을 보이는 투과 전자 현미경(TEM) 이미지와 후속 공정 진행 후의 조성분포를 보여주는 전자에너지 손실분광법(EELS) 이미지 (c) c-IGZO 증착 후, 후속 공정 진행 후의 모습을 보이는 투과 전자 현미경(TEM) 이미지와 후속 공정 진행 후의 조성분포를 보여주는 전자에너지 손실분광법(EELS) 이미지

▲ 그림 2: (a) a-IGZO와 c-IGZO TFTs(A-D)의 전달 특성. 드레인 전압(V_ds) 1V(W/L=0.8/0.1 마이크로미터 [μm])에서 갈륨(Ga)의 농도가 A에서 D까지 점차 증가한다. (b) 다양한 IGZO 조건에서 문턱전압(V_th)과 온–전류**(게이트 전압[V_gs]-문턱전압[V_th]=3V에서의 드레인 전류[I_ds])에 대한 성능 비교

** 온-전류(On-Current): 소스와 드레인 사이에 전류를 흐르게 하기 위해 문턱전압 이상의 전압을 인가한 상태

<그림 1>의 (b), (c)에 나타난 바와 같이 수소가 풍부한 고온의 증착 공정을 여러 차례 거친 후 a-IGZO에서는 응집*이 관찰된 반면, c-IGZO는 구조적 변화 없이 안정성을 유지했다. 이는 c-IGZO가 a-IGZO와 비교해 고온에서 수소에 대한 내성이 훨씬 더 강하며, 이로 인해 소자 성능 개선을 위한 추가적인 게이트 산화물 두께(T_ox) 스케일링이 가능할 수 있음을 의미한다. 한편, <그림 2>의 (b)에서는 c-IGZO(A~D)의 조성을 조절하여 문턱전압(V_th)을 제어할 수 있음을 보여준다. c-IGZO(C)의 문턱전압(V_th)은 a-IGZO와 유사했지만, c-IGZO(C)의 온-전류(I_on)는 a-IGZO(A’)보다 1.8배 더 높았다.

* 응집(Agglomeration): 입자나 과립이 서로 엉겨 붙어 더 큰 클러스터나 덩어리가 형성되는 과정

▲ 그림 3: 아레니우스 플롯(Arrhenius Plot)에서 추출한 채널 길이 70nm의 c-IGZO(C) TFT의 25°C에서 오프-전류

<그림 3>은 채널 길이*(L_g)가 70나노미터(nm)인 c-IGZO 박막 트랜지스터에서의 오프-전류(I_off)는 1.82×10⁻¹⁸ A/마이크로미터(μm)로, 매우 낮은 수준임을 보여준다. 이는 c-IGZO가 긴 데이터 보존 시간을 가질 수 있기 때문에, D램 셀 소자의 채널 재료로 활용 가능하다는 것을 시사한다.

▲ 그림 4: a-IGZO(T_ox=100Å)와 최적화된 c-IGZO(T_ox= 50Å)의 트랜지스터 IV 특성(V_ds = 1V)

또, <그림 4>에서 연구원들은 조성 제어 및 게이트 산화물 두께(T_ox) 조정을 통해 최적화된 c-IGZO가 문턱전압 이하 스윙*과 온-전류(I_on)에서 상당한 수준으로 개선된 모습을 보여주었다.

▲ 그림 5. 최적화된 c-IGZO(T_ox =50Å) TFT의 포지티브 바이어스 온도 스트레스(PBTS) 1,000초 전후 비교

그리고 <그림 5>에서 알 수 있듯, 최적화된 c-IGZO 박막 트랜지스터는 상대적으로 얇은 게이트 산화물 두께(50Å)에도 불구하고, 포지티브 바이어스 온도 스트레스(PBTS)* 테스트 후 측정 결과 a-IGZO(+19mV)와 유사한 문턱전압 변화(ΔV_th)를 보였다. 이는 c-IGZO가 a-IGZO에 비해 문턱전압(V_th) 안정성이 더 우수함을 의미한다.

* 채널 길이(Channel Length, Lg): 소스와 드레인 단자 사이의 반도체 채널 길이를 나타내는 금속 산화막 반도체 전계효과 트랜지스터(MOSFET)의 임계치수
* 문턱전압 이하 스윙: 전류를 10배 변화시키는 데 필요한 전압 변화량(Vgs)
* 포지티브 바이어스 온도 스트레스(Positive Bias Temperature Stress, PBTS): 반도체 장치의 신뢰성 테스트. 게이트 단자에 포지티브 바이어스 전압을 인가해 장치를 높은 온도에 노출시킨다.

c-IGZO: 차세대 메모리 채널 재료의 유망주

연구진은 c-IGZO가 a-IGZO에 비해 우수한 열 안정성과 수소 공정 저항성 덕분에 메모리 공정 후에도 소자의 성능과 문턱전압(V_th) 안정성을 개선할 수 있다는 사실을 발견했다. 이러한 특성을 갖춘 c-IGZO는 고온 공정이 요구되는 미래 메모리 장치에 사용할 새로운 소재 중 하나로 주목받고 있다.

RTC에서 진행하고 있는 연구에 대한 인사이트는 Research Website(research.skhynix.com)에서 더 많은 정보를 찾을 수 있다.

SK하이닉스 미래기술연구원 산하 조직 RTC(Revolutionary Technology Center)의 지향점은 ‘미래’와 ‘글로벌’이다. 메모리 반도체의 기술 변곡점을 넘어 미래 기술 연구를 선도하기 위해 RTC는 다양한 글로벌 연구 기관과 적극적으로 소통하며 협업하고 있다. 뉴스룸은 그 중 대표적인 연구 기관인 벨기에 IMEC*과 미국반도체연구협회(이하 SRC)* 컨소시엄에 참여하고 관련 업무를 수행하고 있는 RTC 구성원들을 만났다. 이재길 TL, 손유림 TL, 구원태 TL이 이야기하는 글로벌 R&D 문화와 RTC의 미래 연구 비전을 들어본다.

* IMEC(Inter-university Micro-Electronics Center): 1984년 설립, 벨기에에 위치한 반도체 비영리 국제연구기관. 산·학·연 공동 기술 개발 컨소시엄 형태로 운영되며, 유럽연합의 주요 대학과 세계 유수의 반도체 기업들이 가입되어 있다.

* 미국반도체연구협회(SRC, Semiconductor Research Corporation): 1982년 IBM의 Erich Bloch에 의해 설립된 세계적 수준의 기술 연구 협력 기관. SIA(미국반도체산업협회)의 파트너사로서 세계 유수의 반도체 기업들이 회원사로 가입하여 반도체 분야의 원천 기술 개발 및 글로벌 인재 양성을 위한 다양한 프로그램을 운영하고 있다.

▲ 왼쪽부터 RTC 미래메모리연구 구원태 TL, 손유림 TL, 이재길 TL

2년간의 IMEC 파견 연구, “교류와 협력 경험이 만드는 시너지 실감”

▲ RTC 미래메모리연구 이재길 TL

이재길 TL은 최근 IMEC 파견 업무를 마치고 이천 캠퍼스로 복귀했다. 유럽 3대 반도체 연구소 중 하나인 IMEC은 기업이 수행하기 어려운 선행 기술 연구를 주로 진행한다. 특히, 선행 기술의 잠재력을 조기에 판단할 수 있는 테스트베드(Test Bed) 역할을 수행하며, 유수의 글로벌 반도체 기업들과 활발하게 연구 협력 및 교류를 진행하고 있다. SK하이닉스 역시 2007년부터 IMEC 컨소시엄에 가입, 적극적으로 파트너십을 강화해 왔다.

이 TL은 “IMEC 파견이 결정되었을 때 현지에서 직접 IMEC이 연구하는 선행 기술을 경험하고, 함께 프로젝트를 수행한다는 점이 가장 기대됐다”고 말했다.

그는 2년간 IMEC에서 신소자 발굴 및 가치평가 등에서 연구 성과를 달성했다. 또, 여러 미래 기술 연구 프로젝트도 적극 발의하여 다양한 공동 연구 활동에 참여했다.

이 TL은 회사와 IMEC 간 연구 프로그램을 총괄하는 현지 매니저(On-site manager) 역할을 맡으며 IMEC 소속 연구원뿐만 아니라 다른 회원사의 매니저, 엔지니어들과도 적극 교류했다. 그는 “IMEC이 연구소를 넘어 반도체 생태계를 아우르는 기술 및 의견을 교류하는 역할을 한다는 점이 가장 인상 깊었다”며 “소속이나 국적을 넘어 다양한 업계 연구원들과의 교류를 통해 사고를 확장할 수 있었고, 오픈 리서치가 가지는 강점과 시너지에 대해서도 실감하는 기회를 얻었다”고 말했다.

▲ IMEC의 Technical Account Director, Alessio Spessot와 이재길 TL

IMEC에서 파견 연구원들의 현장 업무 관리 및 지원을 맡고 있는 알레시오 스페소트(Alessio Spessot) 디렉터는 “반도체 연구는 생태계가 함께 움직이며, 서로 도움을 주고받아야 완성될 수 있다”며 “IMEC은 연구 협업을 통해 파트너사의 R&D 방향 결정에 도움을 주고, 나아가 업계에 필요한 연구 과제에 대한 좋은 개요를 얻고 로드맵을 형성하는 역할을 한다”고 설명했다. 그는 “특히 SK하이닉스 파견 연구원뿐만 아니라 한국 본사 임직원들과도 연구 진행 상황을 공유하며 프로젝트 연구 성과에 많은 도움을 받고 있다”고 덧붙였다.

미국반도체연구협회(SRC)와 함께 글로벌 연구 진행

SRC는 미국 정부와 관련 단체, 글로벌 반도체 기업 30여 곳이 회원사로 참여해 반도체 원천기술 분야의 산학 연구 프로그램을 지원하고, 연구 성과를 공유하는 컨소시엄이다. 현재 25개국 250여 개 대학에서 2,400여 명의 연구교수와 1만 4,000여 명의 학생이 SRC에 참여 중이다. SK하이닉스 역시 회원사로 가입해 다양한 산학 연구 프로그램에 참여하고 있다. 이를 통해 미래 기술 및 연구 협력 역량을 높이고 있으며, 나아가 반도체 인력 확보에도 적극 나서고 있다.

▲ 왼쪽부터 RTC 미래메모리연구 이재길 TL, 구원태 TL, 손유림 TL

SRC는 RTC의 개방형 연구 플랫폼(Open Research Platform)을 구현하는 주요 파트너 중 하나로 컨소시엄에서는 상시 연구 프로젝트가 진행된다. 구원태 TL과 손유림 TL은 이와 관련된 업무를 하고 있다.

구 TL은 SRC 프로그램에 참여한 해외 연구 그룹의 미래 기술 연구를 모니터링하며 신규 선행 기술을 탐색한다. 이를 통해 차세대 메모리 반도체 개발에 활용될 가능성이 있는 기술 풀을 확보하고, 회사에 적용 가능성이 높은 기술은 면밀히 분석하고 검증하여 연구를 수행하기도 한다. 손 TL은 컨소시엄을 통해 진행하는 연구 프로젝트가 회사에 활용성이 높은 방향으로 진행될 수 있도록 관리하고, 이를 사내 유관 조직에 연결하는 역할을 맡고 있다.

▲ 차례로 RTC 미래메모리연구 구원태 TL, 손유림 TL

구 TL은 SRC 프로그램에 참여 중인 해외 연구 그룹과 기술 관련 피드백을 주고받다가, 기여도를 인정받아 논문 공저자로 이름을 올리기도 했다. 그는 “SRC에서 진행하는 다양한 산학 연구 중 회사에 도움이 될 만한  소자 기술 연구 프로젝트를 발견하여  담당 교수 및 연구진과의 적극적인 커뮤니케이션을 통해 유익한 방향으로 내용을 발전시켰다”며 “프로젝트 진행 결과는 회사 내부 분석 연구에 활용했고, 연구 기여도까지 인정받아 국제 저널에 공저자로 등재됐다”고 밝혔다.

이처럼 SRC에서는 다양한 글로벌 회원사들이 과제 선정에 참여하고 연구 과정 및 결과를 빠르게 공유하며, 회원사들과 연구진 사이에 소통 또한 활발하다.

▲ 11월 9일 이천캠퍼스에서 진행한 SRC 기술 연구 워크숍 현장

RTC는 산학 연구 프로젝트 외에도 SRC와 다양한 교류를 이어가고 있다. 지난 9일에는 RTC 주관으로 SRC 교수진을 초청하여▲미래 소자와 미래 기술 ▲공정과 재료 ▲패키지와 시스템 설계 등의 주제로 연구 및 기술 인사이트를 공유하는 기술 연구 워크숍을 진행했다. 오프라인뿐만 아니라 온라인으로도 세션을 중계해 미래 기술 연구에 대한 구성원 역량 향상에도 도움을 줬다.

행사 기획 및 운영에 참여한 손 TL은 “미래 기술 연구 트렌드를 파악하고 새로운 학습의 기회를 찾는 분들에게 SRC는 최적의 플랫폼”이라고 다시 한번 강조했다.

RTC의 연구 문화는 이미 ‘글로벌’ 레벨

▲ 왼쪽부터 RTC 미래메모리연구 구원태 TL, 손유림 TL, 이재길 TL

반도체 기술이 고도화되며 차세대 반도체 제품을 위해 해결해야 하는 문제들은 점점 더 복잡해지고 있다. 급변하는 외부 환경과 ICT 트렌드에 효과적으로 대응하며 동시에 미래 기술 연구 분야를 선도하기 위해서는 회사 내부 역량에만 기대지 않고, 개방형 연구 파트너십을 확대해야 한다고  RTC는 강조한다.

손유림 TL은 “다양한 전문가들이 포진한 글로벌 연구기관과의 협업은 결과적으로 연구 기간과 비용을 줄이고 미래 기술의 실현 시기를 앞당길 수 있는 효과적인 방안”이라고 밝혔다.

연구기관을 포함한 학계와 산업계가 기술을 바라보는 시각이 각각 다른 만큼 협업은 서로를 보완하는 장치로도 작용한다. 구원태 TL은 “학계나 연구기관은 기술 자체에 초점을 두고 원리 및 실현 가능성을 연구하지만, 현업의 연구원들은 기술의 제품 적용 가능성 및 시장성까지 다방면으로 고려한다”며 “이러한 협업을 통한 소통이 서로의 분야를 이해하며 반도체 생태계가 성장하는 계기가 된다”고 말했다. 그는 또, “RTC는 학계와 산업계의 시각을 골고루 수용해 신규 기술에 대한 균형잡힌 시선을 유지하면서, 열린 마음으로 가능성을 분석하고자 노력하고 있다”고 입장을 밝혔다.

이재길 TL은 미래 기술을 매개로 국경을 넘나드는 열린 연구를 지향하는 만큼, RTC의 연구 문화는 이미 글로벌 레벨이라고 강조했다.

“현재 RTC 연구 문화는 IMEC과 견주어도 차이가 없을 만큼 개방적이고 수평적이라고 생각합니다. 지향점을 ‘글로벌’로 둔 만큼, 기술 관련 의견 개진이 자유롭고 작은 아이디어라도 연구할 기회가 충분히 주어지기 때문입니다. 이러한 개방형 연구 환경이 성숙되어 갈수록 불분명한 미래 환경을 예측하고 그에 따른 새로운 기술을 개발하는 RTC의 미션이 현실화되는 시점은 더욱 가까워질 것입니다.”

RTC에서는 현재 연구되고 있는 미래 기술에 대한 인사이트를 공유하고, 다양한 글로벌 연구 조직과 적극적으로 소통하기 위해 Research Website (https://research.skhynix.com)를 운영하고 있다.

이번 기고문에서는 세계 3대 반도체 학회 중 하나인 ‘2023 VLSI(Very Large-Scale Integration) 심포지엄’에서 발표된 SK하이닉스의 ‘4-Deck 3DXP’ 솔루션을 살펴보겠다. 이와 함께, 3DXP의 확장성 한계와 더불어 SOM(Selector-Only Memory)이 SCM(Storage Class Memory)의 미래를 개척할 가능성도 함께 생각해 보자.

▲ 그림 1. 단면 투과 전자현미경(TEM)으로 본 다층 구리와 페리 언더 셀(Peri Under Cell, PUC)이 있는 2-Deck(2znm 기술 적용, 2018년)과 4-Deck(20nm 기술 적용, 2023년) 셀 배열(왼쪽)과 20nm(나노미터) 공정 기술을 적용한 256Gb(기가비트) 용량의 4-Deck 칩 평면도(오른쪽)

지난 몇 년간 SK하이닉스는 3DXP 메모리 솔루션 개발에 상당한 성과를 이뤄냈다. 회사는 2018년 개최된 ‘국제전자소자회의(International Electron Device Meeting, IEDM)’에서 2z*nm(나노미터) 기술을 적용한 2-Deck(데크) 64Mb(메가비트) 테스트 칩 구동 결과를 발표했고, 이어서 2019년에는 128Gb(기가비트) 칩 시연에 성공했다. 최근에는 2023 VLSI에서 20nm 기술을 적용해 향상된 4-Deck 256Gb 칩 개발 성과를 시연했다.

▲ 그림 2. 설정 및 재설정 동작 후, 각 Deck별 전압 분포(왼쪽), 4-Deck 칩의 구조와 동작 특성을 포함한 기본 칩 정보(오른쪽)

SK하이닉스는 최신 솔루션 개발을 위해 새로운 공정 통합 방식을 적용했는데, 여기에는 새로운 자체 정렬 식각, 세척, 화학 기계적 연마(CMP), 층간 유전체(ILD) 증착 등이 포함된다. 또한 상호연결 방식을 위해 저저항 도체 재료를 개발해 스파이크 전류를 최소화하면서 충분한 쓰기 전류의 흐름을 보장했다. 또한 20nm 기둥 패터닝 공정, 재료 설계 그리고 적절한 읽기/쓰기 작업 제어를 통해 충분한 너비의 읽기 창 마진*과 각 Deck별 1Gb 어레이의 촘촘한 전압 분배에 성공했다.

SOM으로 3DXP의 한계 극복

▲ 그림 3. 3DXP의 세 가지 미세화 문제: 높아진 종횡비(왼쪽) 설정 프로그램 마진(가운데) 열 교란(오른쪽)

SK하이닉스는 4-deck 256Gb 장치를 성공적으로 시연했으나, 20nm보다 더 미세화된 공정에 적용했을 때의 3DXP 확장성을 평가하면서 세 가지 문제점을 발견했다. 첫 번째 문제점은 3DXP의 구조는 상변화 메모리(PCM)*와 오보닉 임계값 스위치(OTS)*로 구성되는 데 미세화 공정 고도화로 인해 종횡비*가 훨씬 높아져 공정 통합이 복잡해진다는 것이다. 둘째, 미세화 공정 고도화에 따라 3DXP의 설정과 재설정 동작 사이에서 쓰기 프로그램 마진이 줄어드는 것이다. 셋째, 층간 유전체에서 달성하기 어려운 열 전도율 없이는 1ynm보다 더 미세화된 공정에서 열 교란에 의한 미세화의 한계가 발생할 것으로 예상된다.

▲ 그림 4. 성능(대역폭)과 비용 간의 메모리 요구

SK하이닉스는 이러한 한계를 극복하기 위해 차세대 SCM의 대체 솔루션으로 SOM을 준비[관련기사]하고 있다. SOM은 메모리와 셀렉터(Selector, 선택 소자) 역할을 모두 수행할 수 있는 두 개의 전극과 듀얼 기능 재료(Dual Function Material, DFM)로 구성된다. 특히, SOM은 3DXP의 단점으로 지적됐던 설정 작업 시 결정화 시간이 지연되는 문제와 재설정 동작 시 높은 전류가 발생하는 문제가 개선돼, 쓰기 지연 시간과 셀 전력 소모를 줄여준다. 따라서 SOM은 1znm 기술보다 더 미세화된 공정에서도 적용 가능한 차세대 애플리케이션의 선도적인 솔루션이 될 것으로 기대된다.

“아이디어 싸움인 미래 기술 연구, 상상력이 중요한 만큼 자유로운 연구 문화는 필수죠.
혁신은 혼자서 이뤄내는 것이 아니기에 협력하는 문화도 매우 중요합니다.”

지난 2021년 신설된 SK하이닉스 미래 기술 연구 조직 RTC(Revolutionary Technology Center)는 ‘ORP(Open Research Platform)*’를 기반으로 활발한 연구 협력과 학술 활동을 펼치며, 2년 만에 주목받는 조직으로 성장했다.

RTC의 빠른 성장은 특유의 조직 문화에서 비롯되었다고 구성원들은 입을 모은다. 수평적 문화, 유기적 연구 협력, 이슈에 기민하게 대응하는 ‘애자일(Agile)’한 조직 운영이 효과를 내고 있다는 것이다.

뉴스룸은 이우철, 박재혁, 우정욱 TL을 만나 RTC만의 자유로운 연구 · 조직 문화를 들여다봤다.

RTC, 세상을 변화시킬 ‘미래 기술의 씨앗’ 심는다

“디지털에 빠르게 대응하지 못해 역사의 뒤안길로 사라진 기업들을 떠올려 보세요. 급변하는 시장에 적응하지 못하면 어떤 기업도 살아남지 못합니다. 반도체 분야도 예외는 아닐 겁니다.”

무어의 법칙, 폰 노이만(Von Neumann) 구조가 지배하던 반도체 산업은 이제 옛말. 소자 미세화의 한계로 기존 공정만으론 메모리 속도 향상과 용량 증가가 어려워졌다. 시스템 · 메모리로 나뉜 폰 노이만 구조만으로 대규모 데이터 연산에 대응하는 것도 불가능해졌다. 이에 따라 반도체 전 영역에서 혁신이 중요해졌는데, 그중 미래 기술 연구는 급변하는 시장 속 ‘생존 전략’으로 떠올랐다.

생존이라는 막중한 사명감 속에 탄생한 조직, RTC의 임무는 ▲D램(DRAM)/낸드(NAND Flash) 혁신을 통한 지속적인 경쟁력 확보 ▲뉴 타입(New-type) 메모리 연구 ▲특화된 고성능 컴퓨팅 등 차세대 컴퓨팅에 대응하는 반도체 기술 확보다.

우정욱 TL에 따르면 RTC는 회사가 나아갈 길을 탐색하는 일종의 길잡이 역할을 하는 조직이다.

“RTC는 길잡이라고 생각합니다. 전사가 전진할 수 있게 길을 제시하는 역할을 하는 것이죠. 즉, 미래 기술과 시장을 탐색하고 가능성이 보이는 기술을 선행적으로 연구해 미래 먹거리로 삼을 수 있도록 길을 다지는 겁니다.”

이우철 TL이 속한 미래메모리연구팀은 30년 후의 먼 미래까지 내다본다. 이 팀은 10년에서 30년까지의 미래를 로드맵으로 작성하고, 관련된 모든 기술을 살핀다. 마치 원석을 찾아 세공해 보석으로 만드는 과정과 같다는 게 이 TL의 설명이다.

“동화 <잭과 콩나무>에 나오는 마법의 콩처럼 씨앗을 심는다고 보면 됩니다. 쉽게 말해 RTC의 임무는 원석을 가공해 보석처럼 꽃피울 ‘미래 기술의 씨앗’을 심는 것이죠.”

문턱 없이 소통하고, 기민하게 움직이는 RTC

▲ 이우철 TL이 RTC만의 자유로운 소통 문화에 관해 이야기하고 있다.

현재보다 미래를 중심으로 선행 연구를 진행하다 보니, RTC에선 상상력과 창의력 그리고 아이디어가 중요할 수밖에 없다. SK하이닉스 전사적으로 자유로운 조직 문화가 형성된 가운데서도 RTC의 수평적 문화가 돋보이는 이유다. 이우철 TL은 이러한 문턱 없는 소통에서 상상력과 아이디어가 샘솟는다고 말한다.

“RTC에서는 메신저로 간편하게 소통하는 것이 일상입니다. 격식에 맞춰 메일을 작성하는 등 때때로 불필요하다고 여겨지는 것들을 찾아볼 수 없죠. 소통의 문턱이 낮다 보니 임원과 대화하기도 어렵지 않은데요. 개인적으로는 제 질문에 리더인 나명희 담당님이 1:1 프레젠테이션까지 해주며 답해준 게 기억에 남습니다.”

또 하나, RTC 조직 문화를 잘 보여주는 사례가 있다면 창의적 연구 프로그램이다. RTC는 ‘특허 데이’, ‘이노베이션 박스 페스티벌(Innovation Box Festival)’ 등을 통해, 자유롭게 연구하고 소통하는 문화를 정착시키고 있다.

특허 데이는 미래 기술 대응 및 특허 선점 목적의 프로그램이다. 각 팀은 여러 특허를 조사하고, 새 특허를 고안한 뒤 머리를 맞대고 발전시킨다. 어느 정도 발전된 안이 모이면 RTC 차원에서 특허 데이가 열린다.

이노베이션 박스 페스티벌은 미래 기술 발굴 프로그램이다. 구성원들은 업무 시간 일부를 할애해 상상 속 기술을 아이디어로 발전시킨다. 이 프로그램은 연간 2회 열리는데, 여기서 채택된 안은 선행 연구로 이어진다. 연구 결과는 특허 제출 또는 학술 활동에 활용하는 것이 권장된다.

이에 대한 평가는 긍정적이다. 박재혁 TL은 “엉뚱한 상상을 종종 하는데, RTC에선 정식 프로그램을 통해 상상하는 모든 것을 행동으로 옮겨볼 수 있어 좋다”고 평한다. 또, 구성원들은 다양한 사람과 프로젝트 팀을 구성해 협업하는 문화도 연구에 많은 도움이 된다고 말한다.

물론 RTC의 조직 문화를 이 두 가지로 대표할 순 없다. 여기 또 다른 핵심이 있으니, ‘애자일(Agile)’이다. 자유로운 소통과 더불어 RTC를 연구 잘하는 조직으로 성장시킨 일등 공신이다.

RTC가 말하는 애자일은 이슈에 따라 기민하게 모이고 흩어지는 것을 뜻한다. 우정욱 TL이 속한 팀 역시 기술 변화에 대응하고자 애자일하게 조직됐다. 이처럼 RTC는 시장 환경 변화에 따라 다양한 기술의 가능성을 선제적으로 검증하기 위해 애자일한 연구 · 개발에 나서고 있으며, 수시로 연구 방향성을 검토하는 중이다. 이로써 시의성이 중요한 선행 연구를 빠르게 진행하고 있다.

“선행 연구의 경우 프로젝트 성패가 조기에 결정되기에 기존 업무 처리 방식으로 진행했을 때 적절한 연구 시기를 놓칠 수 있는데요. 이에 RTC는 이슈에 대한 즉각적인 리뷰를 통해 빠른 결정을 내리고, 프로젝트 방향을 결정하는 등 매우 기민하게 움직이고 있습니다.”

특허 내고, 학술대회 참석하고… 남다른 조직 문화로 이뤄낸 연구 성과

과정이 좋으니, 성과는 따라온다. 이렇게 자리 잡은 특유의 조직 문화는 구성원 개인 · 조직 차원의 성과로 이어지고 있다. 이우철 TL은 팀원들과 함께 논의하는 특허 데이가 많은 도움이 되었다고 말한다.

“2021년 입사 후 많은 특허에 도전했고 그중 몇 건이 출원되었습니다. 특허 쓰는 것을 장려하고 의견을 교류하며, 실패하더라도 도전하도록 북돋워 주는 분위기 덕분에 이뤄낼 수 있었습니다.”

▲ 박재혁 TL이 이노베이션 박스 페스티벌 참여 소감과 성과를 전하고 있다.

박재혁 TL은 최근 이노베이션 박스 페스티벌에서 채택된 아이디어로 선행 연구를 마치는 성과를 거뒀다.

“상상만 해왔던 아이디어를 정리하여 공유했는데요. 이노베이션 박스 페스티벌에 선정되어서 선행 연구까지 진행할 수 있었습니다.”

▲ (왼쪽부터) 이우철, 박재혁, 우정욱 TL이 다양한 연구 프로그램에 참여한 소감을 전하고 있다.

이들 사례에서도 알 수 있듯 RTC 내에서 연구 성과 공유는 활발한 편이다. 개방형 연구를 지향하는 RTC 구성원들은 내부뿐만 아니라 외부 소통도 활발하다[관련기사]. 이우철 TL은 업무 전반에 걸쳐 해외 연구 기관과 협업하는 중이다.

“RTC는 SRC(Semiconductor Research Corporation), IMEC(Interuniversity Microelectronics Centre), 스탠퍼드 시스템X 얼라이언스(Stanford SystemX Alliance) 등 저명한 해외 연구 기관과 함께 미래 기술을 탐색하고 있죠.”

구성원들의 활발한 연구 · 공유 활동 덕분에 조직 차원의 성과도 나타나기 시작했다. IEDM(IEEE International Electron Devices Meeting), VLSI(Very Large Scale Integration) 등 세계적으로 권위 있는 학회에 제출하는 논문 수는 해마다 증가하는 중이다. 물론 이 같은 성과는 빙산의 일각이며, 이제 시작일 뿐이라고 이우철 TL은 말한다.

“그동안 내부적으로만 했던 연구도 개방형으로 협업해 진행하고자 합니다. 앞으로 더 많은 성과가 쏟아질 예정이죠. RTC는 대기만성형 조직인데요. 양질의 협업 · 공유 성과가 차곡차곡 쌓인다면 미래에는 모두가 함께 연구하는 플랫폼(Open Research Platform, ORP)으로 성장할 거라고 봅니다.”

특유의 소통으로 비전을 공유하며 미래로 나아가는 조직

RTC는 간담회, 비전 공유회 등 여러 소통 프로그램을 열고 있는데, 많은 구성원이 특히 비전 공유회를 RTC의 강점으로 꼽는다. 우정욱 TL을 비롯해 이들 역시 같은 생각이다.

“RTC는 정기적으로 비전 공유회를 열고 조직의 현주소, 연구 집단 동향을 파악하고 있습니다. 우리의 현재를 객관적으로 바라보고, 더욱 발전할 수 있게 도와주는 프로그램이죠. 구성원 모두가 같은 곳을 향할 수 있도록 방향을 잡아주는 역할도 하고 있습니다.”

▲ (왼쪽부터) 박재혁, 이우철, 우정욱 TL이 미래 반도체 연구에 임하는 자세에 대해 이야기하고 있다.

“정찰병이 되어 선행 연구를 수행하고, 본대가 나아갈 수 있도록 길을 제시하겠습니다.” (우정욱 TL)
“반도체의 기초인 소자를 다루는 만큼 모든 혁신이 저로부터 시작한다는 생각으로 연구하겠습니다.” (박재혁 TL)
“판을 뒤집는 기술로 회사를 넘어 인류에 기여하는 기술을 만들겠습니다.” (이우철 TL)

상상을 현실로 만들고 이를 통해 세상을 변화시키는 RTC를 만들기 위해 세 사람 모두 각오를 다졌다.

이를 위해 SK하이닉스 RTC는 [그림 1]과 같이 초박형 강유전체(Ferroelectric, FE)*와 반강유전체(Anti-Ferroelectric, AFE)*를 초박막 유전체와 각각 융합하는 새로운 방법을 시도했다. 이는 기술적 한계에 부딪혀도 새로운 방법을 연구하여 지속적으로 해결 방향을 찾았던 사례이기에 소개하고자 한다. 이 글에서는 ‘IEEE EDTM 2023’에서 처음 발표된 해당 연구를 요약하여 그 과정과 결과를 살펴보고자 한다.

▲ 그림 1 : [좌측] FE/DE와 AFE/DE 기둥형 D램 캐퍼시터 도식도와 평면 뷰(View). FE/DE와 AFE/DE 모두 동일한 구조로 만들어짐. [우측] 강유전체와 반강유전체 이중 레이어의 차이를 확인하기 위해 각각 다른 박막[O-phase* rich HZO(Hafnium–zirconium oxide)* 강유전체 이중 레이어와 T-phase* rich HZO 반강유전체 이중 레이어] 박막을 적용한 구조의 모습

D램 셀 캐퍼시터로 사용하기에 무엇이 더 적합한지 찾기 위해, 연구에서는 CMOS 공정 적합성이 높은 하프늄지르코늄옥사이드(HZO) 기반의 강유전 물질(O-phase HZO)과 반강유전 물질(T-phase HZO)을 활용하여 ‘초박형 강유전체 이중 레이어(이하 FE/DE)’와 ‘초박형 반강유전체 이중 레이어(이하 AFE/DE)’를 제조하였다.

이때 제조된 이중 레이어의 강유전성과 반강유전성 특성을 제어하며, D램 캐퍼시터의 주요 특성인 등가 산화물 두께(Equivalent Oxide Thickness, EOT)*와 강유전체의 주요 특성인 잔류 전하(Qrem)* 값의 상관관계를 분석하였다.

[그림 2]에서 볼 수 있듯이, ‘FE/DE’로 구성된 캐퍼시터는 등가 산화물 두께가 크게 개선되었지만, 잔류 전하가 급격히 증가하는 트레이드오프(Trade-off) 관계를 보였다. 이러한 관계는 강유전층의 강유전 특성이 발현되는 정도가 증가하며 자발 분극 특성이 높아져 잔류 분극도 함께 커졌기 때문이다.

반면에 ‘AFE/DE’로 구성된 캐퍼시터는 등가 산화물 두께(EOT)가 작은 폭으로 개선되었지만, 잔류 전하(Qrem)의 증가 폭이 매우 작았는데, 이는 반강유전체의 자발 분극 특성이 강유전체 대비 매우 낮기 때문이다.

▲ 그림 2 : FE/DE와 AFE/DE의 다양한 잔류 전하(Qrem)와 등가 산화물 두께(EOT) 특성을 보여주는 산포도

잔류 분극 특성에 따른 D램 셀 동작 차이를 분석하기 위해 캐퍼시터의 주요한 트레이드오프 특성인 BV*(Breakdown Voltage)와 정전 용량 값이 유사한 ‘AFE/DE’와 ‘FE/DE’를 선정하여 평가했다[그림 3]. 그 결과, 두 캐퍼시터는 기존의 주요한 트레이드오프 특성인 BV(Breakdown Voltage)*와 정전 용량 값이 유사했으나, D램 셀 동작 평가에서는 큰 차이를 보였다(그림 3a).

그러나 ‘AFE/DE’ 캐퍼시터를 활용한 D램 셀은 ‘FE/DE’ 캐퍼시터를 활용한 D램 셀보다 현저히 적은 tWR(Write Recovery Time)*과 FBC(Fail Bit Counts)*를 보였다(그림 3b). 이는 tWR 테스트를 통해 D램 셀의 데이터 쓰기 동작 시간을 확인했을 때, ‘FE/DE’의 강유전성으로 인해 발생하는 상대적으로 많은 잔류 전하(Qrem) 특성이 쓰기 동작 중에 반대 극성으로 작용, 이후의 D램 동작을 방해하여 쓰기 동작이 제대로 작동하지 않기 때문이다(그림 3c). 따라서 강유전체 및 반강유전체를 D램 캐퍼시터로 활용할 경우, 기존의 주요한 특성인 정전 용량(Capacitance)과 BV 특성(누설 전류)뿐만 아니라 잔류 전하(Qrem)의 특성까지 고려해야 함을 확인했다.

▲ 그림 3 : BV(Breakdown Voltage)와 정전 용량(Capacitance) 값이 유사한 ‘AFE/DE’와 ‘FE/DE’를 선정하여 평가한 결과. (a) ‘FE/DE’와 ‘AFE/DE’의 BV와 정전 용량(Capacitance) 특성의 산점도. (b) D램 셀의 tWR 불량 비트들에 대한 12인치 웨이퍼 맵, (c) FBC(Fail bit counts)와 잔류 전하(Qrem) 특성의 상관관계 그래프

요약하면, 이 연구는 ‘FE/DE’와 ‘AFE/DE’의 전기적 특성을 조사하고, D램 셀에서 실제 동작을 검증했다. 그 결과 ‘FE/DE’는 등가 산화물 두께(EOT)를 줄이는 데에는 우수한 잠재력을 보여 주었지만, 상대적으로 높은 잔류 전하 특성으로 인해 tWR 테스트 시 불량 비트(Fail Bit) 발생 확률이 급격히 증가함을 확인했다.

반면에, ‘AFE/DE’는 등가 산화물 두께를 줄이는 데에는 제한적이지만, 상대적으로 낮은 잔류 전하 특성으로 인해 tWR 테스트 시 불량 비트(Fail Bit) 발생 확률이 감소함을 확인했다.

따라서, 안정적인 D램 동작을 위해서는 잔류 전하가 엄격히 제어되어야 하므로 ‘FE/DE’보다 ‘AFE/DE’가 D램 셀 캐퍼시터로 사용하기에 더 적합하다는 결론을 얻을 수 있었다.

본 연구에서는 강유전체 성질이 추가된 다중 레이어 유전체를 최적화하여 D램 셀 캐퍼시터로 활용할 수 있는 하나의 방안을 제시하였다. 향후 D램 기술의 미세화를 위해, 이 기술에 대한 심층적인 검증뿐만 아니라 높은 유전 물질을 확보하기 위한 다양한 접근 방법이 지속적으로 발굴될 것으로 예상된다.

메모리 반도체는 이 CXL 인터페이스 환경에서 성능과 용량을 최적화하기 위한 필수적인 요소다. 이에 SK하이닉스는 CXL 인터페이스 환경에 적합한 대역폭, 용량 확장 메모리 솔루션을 개발하고 있다.

이 글에서는 AI 시대를 이끌어 갈 CXL 메모리로 떠오른 제품, SK하이닉스의 SOM(Selector-Only Memory), 일명 SSM(Self Selecting Memory)을 소개한다. 특히, 2022년 국제전자소자학회(IEDM, International Electron Device Meeting)에서 처음 공개된 20나노미터(nm) SSM에 대한 연구 결과를 살펴보고자 한다.

* CXL(Compute eXpress Link) : 고성능 컴퓨팅 시스템을 효율적으로 구축하기 위한 PCIe 기반 차세대 인터커넥트 프로토콜

SK하이닉스의 SSM : 3DXP의 한계 극복

PCM(Phase-Change Memory)* 제품인 3DXPoint(이하 3DXP)는 고용량, 짧은 읽기/쓰기 시간을 자랑하며, 셀(Cell) 주소를 바이트(byte) 단위로 찾아가는 것(Byte-addressability)이 가능하다. 때문에 전원을 꺼도 정보가 지워지지 않는 낸드플래시(NAND Flash)의 장점과 처리 속도가 빠른 D램(DRAM)의 장점을 가지면서 용량 확장도 가능한 차세대 CXL 메모리로 큰 주목을 받았다.

그러나 3DXP는 크기와 두께를 더 작게 개발할 때 몇 가지 한계를 가진다. 예컨대, 3DXP는 4F²(4에프스퀘어)*의 작은 D램 셀의 크기(F)에 2z*nm 공정 기술을 적용하여 더 큰 용량의 제품으로 개발하는 것이 가능하지만, 셀 간 좁은 공간으로 인접 셀 간 열 간섭(Thermal Disturbance)*에 취약하여 1znm 미만으로 노드를 확장하는 데 제한적이다.

공정 집적도 측면에서 보면 셀 스택(Stack)은 두꺼운 PCM과 OTS(Ovonic Threshold Switch)* 및 다중 전극으로 구성되어 있어 종횡비(AR)*가 매우 높다.

또한 PCM과 OTS는 칼코제나이드*로 구성되어 있는데, 이 물질들은 공극(Void, 원소사이 빈 공간)이나 결함을 포함하고 있어 기울어짐이나 구부러지는 현상이 쉽게 발생할 수 있다. 이에 크기가 작아지고 종횡비가 커질수록 공정 난이도가 높아진다.

* PCM(Phase-Change Memory) : 특정 물질의 상(Phase) 변화를 이용해 데이터를 저장하는 방식의 메모리 반도체. 전원을 꺼도 정보가 지워지지 않는 플래시 메모리(Flash Memory) 장점과 처리 속도가 빠른 D램 장점을 모두 갖고 있음

* 4F²(4에프스퀘어) : F스퀘어(F-Square)는 셀의 단위 면적 비율로, 4F스퀘어는 1비트를 저장하게 되는 캐퍼시터의 면적 대비 유닛 셀(캐퍼시터를 제어하는 트랜지스터 포함)의 면적이 4배인 것을 의미

* 4F2(4에프스퀘어) : F스퀘어(F-Square)는 셀의 단위 면적 비율로, 4F스퀘어는 1비트를 저장하게 되는 캐퍼시터의 면적 대비 유닛 셀(캐퍼시터를 제어하는 트랜지스터 포함)의 면적이 4배인 것을 의미

* 2z : 3세대 20nm 공정기술에서 2x(20나노 후반)-2y(20nm 중반)- 2z(20nm 초반) 순으로 크기가 작아진다. 20z 나노급은 20nm 초반 크기를 뜻함

* 인접 셀 간 열 간섭(Thermal Disturbance) : 셀을 프로그래밍할 때 발생하는 열이 인접한 다른 셀의 온도를 변경하여 상태를 변경하는 행위

* OTS(Ovonic Threshold Switch) : 2단자 대칭 전압 감지 스위칭 소자. 높은 저항 상태에서 전도 상태로 전환된 후, 전류가 유지, 전류값 아래로 떨어지면 다시 높은 저항 상태로 복귀함

* 종횡비(Aspect Ratio, AR) : 가로와 세로의 비. 종횡비가 크다는 것은 형상이 좁지만 높다는 의미

* 칼코제나이드(Chalcogenide) : 최소한 하나의 16족(칼코젠) 원소와 하나 이상의 양전성 원소로 구성된 화합물

3DXP의 한계가 분명한 상황에서, SK하이닉스는 IEDM 2022를 통해 20nm SSM의 우수한 32Mb 어레이(Array) 동작 성능을 최초로 공개했다. 일반적으로 메모리는 Array를 이루고 있을 때, 0과 1을 저장하는 메모리와 이 메모리를 선택하는 셀렉터(Selector)*로 구성된다.

D램에서는 캐퍼시터가 메모리 역할을 하고, 트랜지스터가 셀렉터 역할을 한다. 3DXP에서는 PCM으로 메모리 역할을 OTS로 셀렉터 역할을 한다. SSM은 이런 메모리와 셀렉터 역할을 단일 소자에 구현하여 소자 구조의 혁신을 가져왔다.

SSM은 DFM(Dual Function Material, 듀얼 기능 재료)과 두 개의 전극으로 구성된 단일 셀 구조로 이루어져 있다. 칼코제나이드 기반 물질인 DFM은 PCM에서 셀렉터 역할을 하는 OTS처럼 문턱 전압(Vt)*을 갖는다. 이 물질(재료)은 문턱 전압이 변하지 않는 OTS와는 다르며, 양방향 쓰기 동작 시 문턱 전압이 변한다. 이 같은 변화는 메모리에 활용할 수 있는데, 따라서 DFM은 양방향 쓰기 작동을 통해 메모리와 셀렉터(Selector) 역할을 모두 수행할 수 있다. 덕분에 SSM은 간단한 셀 구조를 가질 수 있고, 이에 따라 기존 PCM의 스케일링 한계도 극복할 수 있다.

* 셀렉터(Selector) : 워드(Word) 라인과 비트(Bit) 라인 사이에 전압에 따라 반응하는 장치로, 양 끝에 걸리는 전압의 차이에 따라 메모리 셀에 데이터를 기록하거나 삭제할 수 있음

* 문턱 전압(Threshold voltage = Vth = Vt) : 방과 방 사이를 구분하는 문턱(Threshold)처럼, 문턱 전압은 전류의 흐름이 변하는 전압의 임계점을 의미. 즉, 게이트(gate) 단자에 가해지는 전압이 문턱 전압을 넘어야 Transistor가 켜진다.

▲ 그림 1 : 투과형 전자현미경(Transmission Electron Microscopy, TEM)으로 본 SSM 셀 스택의 단면(왼쪽)과 주사 전자현미경(Scanning Electron Microscopy, SEM)으로 본 8개의 매트(Mat)로 이루어진 32Mb 어레이 구성(오른쪽)

한편, DFM은 문턱 전압의 변화를 메모리로 사용하기에 0, 1과 같이 데이터를 구분하기 위해서는 문턱 전압 간 간격이 있어야 한다. 칼코제나이드 기반 소자는 문턱 전압의 산포가 크다고 널리 알려져 있으므로 0, 1의 문턱 전압 간격이 중요하다. SSM에서는 이를 RWM(Read Window Margin. RWM)*으로 정의했다.

[그림 2]는 SSM의 재료 개발(Cell Stack Material)을 통해 RWM을 기존 3DXP 수준만큼 확보 가능함을 보여준다. 또한, 표에 따르면 SSM은 쓰기 펄스*가 20ns(나노초) 미만에서도 충분한 RWM을 얻을 수 있으며, 기존 3DXP보다 훨씬 낮은 쓰기 전류에서 동작이 가능하다.

이는 SSM이 쓰기 시간과 전력 소비가 매우 낮다는 것을 의미한다. 또, SSM의 낮은 쓰기 전류와 짧은 쓰기 펄스는 3DXP보다 훨씬 적은 작동 스트레스를 받는 것을 말하며, 이에 따라 SSM은 최대 1,000만 회(1E7) 사이클의 우수한 쓰기 주기 내구성을 제공할 수 있다.

* RWM(Read Window Margin, RWM) : 0, 1과 같이 데이터를 구분하기 위한 문턱 전압 사이의 간격(ΔVt). 문턱 전압의 간격이 줄어들거나 겹치게 되면 저장된 Data를 읽을 때 에러 확률이 높아짐

* 쓰기 펄스(Write Pulse) : 소자에 정보를 기록하는 데 쓰이는 작동 펄스

▲ 그림 2 : (a) SSM은 단계적인 재료 혁신을 통해 3DXP보다 더 큰 RWM을 확보했음. (b) SSM의 Cell stack stage4 (S4)의 재료에서, 3DXP와 동일한 수준의 산포를 보여주고 있다.

SSM의 동작 원리

결정화와 비정질 간의 상변화가 보이는 것을 메모리로 사용하는 PCM과 달리, SSM의 기본 작동 메커니즘은 원자 마이그레이션 모델(Atomic Migration Model)과 관련 있다. 0, 1과 같이 데이터 쓰기 이후, SSM 셀 구조의 원자 성분 분포를 에너지 분산 분광법(EDS)*으로 분석해 보면, [그림 3]처럼 원자 성분 분포의 명확한 차이가 감지된다.

이 경우, 원자의 전기 음성도*가 더 높은 z 원소에서 스택 내 큰 이동을 보여준다. 그러나 기존의 전달 이론(Conventional Transport Theory)과 결합된 원자 마이그레이션 모델에서는 평균적인 밴드갭*이나 결함 밀도(Defect Density)가 바뀌지 않기 때문에 문턱 전압의 차이를 설명할 수 없었다. 따라서 이러한 현상을 이론적으로 설명하기 위해서는 추가 연구가 필요하다.

* 에너지 분산 분광법(Energy Dispersive Spectroscopy, EDS) : 시료에 전자빔으로 충격을 주고 방출된 X선을 검출하여 시료의 원소 조성을 확인하는 화학 미세 분석 기술

* 전기 음성도(Electronegativity) : 화학 결합을 형성할 때, 원자가 공 유전자를 끌어당기는 능력

* 밴드갭(Bandgap) : 여러 개의 원자가 모여 있을 때 전자가 활성화하고 이동하기까지 필요한 에너지 차이의 정도

▲ 그림 3 : EDS로 분석된 SSM 내 듀얼 기능 소재(DFM) 셀의 원자 성분 분포로 0, 1과 같이 Set과 Reset 쓰기 후에 DFM Cell 내에 수직 방향으로 x, y, z 원소의 성분 비율을 보여준다. (원소명 x, y, z는 암호코드)

SSM은 전류를 통해 열을 발생시켜 비정질에서 결정질로 바뀌는 상변화 물질을 포함하고 있지 않다. 때문에 인접 셀 간 열 간섭(Thermal Disturbace)이 발생하지 않으며, 이는 시스템의 전력 소비와 성능을 개선하는 데 도움을 준다. 또한 SSM을 2z에서 1ynm 급으로 감소해도 특성 변화가 작아, 3DXP보다 더 나은 확장성을 기대할 수 있다.

▲ 그림 4 : 3DXP와 SSM의 스펙 비교(출처: IEDM2018과 IEDM2022)

향후 SSM의 과제

SK하이닉스는 3DXP의 후속 제품으로서 20nm SSM를 입증했다. 특히 고용량 메모리 애플리케이션으로서 성공적으로 작동하는 것을 보여줬다.

SSM은 기존 PCM과는 다른 동작 원리를 가진다. 쓰기 시간, 셀 전력 소비 및 신뢰성 측면에서 3DXP보다 우수하다. 낮은 종횡비 덕분에 1z nm 미만의 노드 확장도 가능하여 용량 확장형 CXL 메모리의 가능성도 갖췄다.

SSM은 우수한 잠재력을 보여주었지만, CXL 메모리 솔루션으로 적용되기 위해서는 양방향 작동과 내구성 향상 등 몇 가지 기술적 과제를 추가로 해결해야 한다. 그 이후에는 3D 낸드와 유사한 구조를 가진 초고집적도 메모리 솔루션 VSOM(Vertical SOM)[관련기사]으로 확장될 것으로 보인다.

이러한 기술의 핵심은 반도체로, 반도체 기업들은 증가하는 기술 요구 사항을 충족하기 위해 제품을 발전시켜야 하는 과제에 직면했다. 그러나 이를 통해 PPAC* 측면에서 더욱 빠르고 효율적인 반도체 기술을 개발할 기회도 함께 열렸다.

* PPAC: 성능(Performance), 전력(Power), 칩 크기(Area), 비용(Cost)

반도체 기업들의 메모리 혁신은 데이터 폭발 시대의 문제를 해결할 핵심 솔루션 중 하나로 여겨지고 있다. 이에 따라 메모리 기술에서는 고성능 · 저전력 · 저비용 · 고용량 등을 표준 사양으로 제공하는 것이 중요해졌다. 아울러 메모리 월(Memory Wall)*에 따른 문제를 효과적으로 제거할 수 있는 보다 스마트한 솔루션도 요구되고 있다.

* 메모리 월(Memory Wall) : 프로세서의 속도 향상 추세는 메모리 속도보다 빠르기에 두 구성 요소 간 성능 차이가 발생하여 시스템 병목 현상의 주요 원인이 됨

한편, 방대한 데이터 및 미세화 기술에 대한 과제는 메모리가 메모리 중심 컴퓨팅(Memory-Centric Computing)은 물론 시스템 아키텍처(System Architecture)에 더욱 밀접하게 관여할 기회를 제공하고 있기도 하다.

이 글에서는 SK하이닉스와 같은 반도체 기업이 오늘날 첨단 기술에 쓰이는 이머징 메모리(Emerging Memory) 솔루션을 어떻게 바라보고 있는지 살펴보고자 한다.

이머징 메모리의 진화 : PCM에서 SOM까지

차세대 컴퓨팅을 위한 메모리 혁신은 여러 단계를 거쳐 이뤄진다. 이 혁신은 새로운 애플리케이션을 지원하는 기술 개발로 시작해, 궁극적으로 저장과 연산의 경계를 허무는 단계로 이어지고 있다. 예컨대 CXL(Compute Express Link)*과 같은 새로운 인터페이스의 도입이다. 메모리뿐만 아니라 GPU, AI 가속기 등 다양한 솔루션을 효율적으로 통합 활용할 수 있도록 만들어진 CXL은 새로운 메모리에 더 많은 기회를 제공하고 있다.

3D XPoint(크로스포인트) PCM(Phase-Change Memory)*과 같이 이전 솔루션을 뛰어넘어 프로세스가 단순화되며 더 나은 성능을 제공하는 칼코제나이드(Chalcogenide)* 기반 메모리를 포함한 다양한 연구가 혁신의 출발점이다.

* CXL(Compute Express Link) : 고성능 컴퓨팅 시스템을 효율적으로 구축하기 위한 PCIe 기반 차세대 인터커넥트 프로토콜

* PCM(Phase-Change Memory) : 특정 물질의 상(Phase) 변화를 이용해 데이터를 저장하는 방식의 메모리 반도체(상변화 메모리). 전원을 꺼도 정보가 지워지지 않는 플래시 메모리(Flash Memory)의 장점과 처리 속도가 빠른 DRAM의 장점을 모두 갖고 있음

* 칼코제나이드(Chalcogenide) : 최소한 하나의 16족(칼코젠) 원소와 하나 이상의 양전성 원소로 구성된 화합물

3DXP 제품은 여러 시스템 솔루션에서 구현된 바 있다. 그러나 PCM은 기본적인 장치 특성상 쓰기 속도가 느리고 내구성에 문제가 있었다. 최근 몇 년간 속도 및 내구성 문제를 해결하기 위해 상당한 노력을 이어왔으나, 여러 한계로 인해 시스템 애플리케이션에서 몇 가지 문제를 보였다. 크로스포인트 상변화 메모리(Cross-Point Phase-Change RAM) 셀의 고종횡비(High Aspect Ratio)*는 기술 확장성에서 주요한 걸림돌이 되어왔다.

* 고종횡비(High Aspect Ratio) : 가로 대비 세로 비율이 높음

이에 SK하이닉스 미래기술연구원 Revolutionary Technology Center(이하 RTC)는 SOM(Selector Only Memory)과 같은 칼코제나이드 기반 메모리 솔루션을 연구해 성능을 높이고 프로세스를 간소화했다. 이 연구의 결과는 2022년 IEDM*에서 공유되었다. 짧게 설명하자면, 새로운 SOM은 양방향 작동에서 메모리와 셀럭터 역할을 모두 수행하는 이중 기능성 소재를 사용하기에, 이전에 사용되었던 PCM과는 구조가 다르다. 또한, SOM은 PCM이 널리 채택되지 못한 문제점을 해소했으며, 이미 존재하는 칼코제나이드 제조 시스템을 활용하기에 신소재가 직면하는 여러 장애물에도 영향을 받지 않는다는 이점이 있다.

* IEDM (국제전자소자학회, International Electron Device Meeting) : 반도체 및 전자 장치 기술, 설계, 제조, 물리 및 모델링 분야의 기술 혁신을 보고하기 위한 국제 포럼

SOM은 아래 그림과 같이 통계적으로 유의미한 분포에서 20나노초(ns)의 쓰기 속도와 최대 1,000만 회 쓰기 사이클(Write Cycles)을 보여주었다. 이렇듯 SOM은 잠재력이 높지만, 한편으론 CXL 메모리 솔루션과 관련하여 양방향 작동 및 내구성 향상과 같은 몇 가지 기술적 과제를 해결해야 한다.

VSOM: SOM 개발의 다음 단계

SK하이닉스는 현재 칼코제나이드 기반 CXL 메모리 구조(Architecture)를 VSOM(Vertical SOM)으로 발전시킬 수 있다고 확신하며 개발을 지속하고 있다. 아래 그림에서 볼 수 있듯이, VSOM은 SOM 재료를 활용하여 3D NAND와 유사한 구조를 가진 초고집적도 메모리 솔루션을 개발할 수 있는 이점을 갖는다. SK하이닉스는 2022 IEEE* 국제메모리워크숍(IEEE International Memory Workshop, IEEE IMW)에서 VSOM의 실현 가능성 연구를 발표한 바 있다. 그러나 VSOM은 아직 초기 연구 단계이고, 칼코제나이드 ALD(Atomic Layer Deposition) 공정 등 중요한 소재 혁신도 필요하다. SK하이닉스는 이 분야에서 큰 발전을 이루기 위하여 향후 몇 년간 소재 부문 솔루션 파트너와 협업을 이어 나갈 계획이다.

* IEEE(전기전자공학자협회, Institute of Electrical and Electronics Engineers) : 1884년 설립된 미국전기공학자협회(American Institute of Electrical Engineers, AIEE)와 1912년 설립된 통신협회(Institute of Radio Engineers, IRE)가 1963년 합병해 만들어진 전기, 전자, 전산 분야의 국제기구이자 학회이다. 전기, 전자공학, 컴퓨터공학 계열에서는 세계에서 가장 영향력 있는 학회로 평가받고 있으며, 해당 분야에서 수없이 많은 표준을 만들어 내고 있다.

이머징 메모리는 수많은 기회와 장점을 제공하지만, 각 재료의 물리적 특성이 달라 모든 애플리케이션에 이상적이지는 않다. 아래의 표는 이머징 메모리 간의 비교로 이 지점을 설명한 것이다.

이에 로직(logic) 기술*에서의 PPAC 트레이드 오프(PPAC trade-off)* 와 유사한 방식을 통해 타깃(Target) 애플리케이션에 대한 비용, 내구성 및 지연 시간 등을 신중히 검토해야 한다.

* 로직(logic) 기술 : IDM 및 파운드리에서 생산되는 로직 칩을 제조하는 데 사용되는 CMOS 기술

* PPAC trade-off : 소비전력, 성능, 면적 및 비용 요소 사이의 균형

비욘드 메모리(Beyond Memory) 시대를 실현하는 ACiM

궁극적으로 이머징 메모리 솔루션은 연산과 저장의 경계를 허물어 비욘드 메모리 시대를 실현하는 중요한 역할을 할 것이다. ACiM(Analog-Compute in Memory)*은 비휘발성 메모리의 특성으로 동시 연산 및 저장의 가능성이 있으며, 이러한 점에서 최근 몇 년 동안 학계와 산업계에서 차세대 컴퓨팅을 위한 에너지 효율적인 AI 가속기로서 큰 관심을 받고 있다.

* ACiM(Analog-Compute in Memory) : 컴퓨팅과 메모리 사이의 경계를 없앤 차세대 AI 반도체를 위한 기술

RTC는 ACiM의 셀이 일반 메모리 셀과 공통점이 많은 동시에 고유한 선형 최적화도 제공하기 때문에 그 가능성을 평가하고 있다. RTC는 CMOS 기술에 내장된 저항성 RAM 기반 시냅스 셀 성능을 16레벨 가능성에 대해 시연하며 우수한 set/reset 특성을 확인했다. 이 연구 결과는 향후 발표될 예정이다. 

이머징 메모리의 미래를 위해 필수적인 R&D 생태계

이머징 메모리 기술은 차세대 컴퓨팅에 많은 기회를 제공해 줄 수 있다. 특히 이종집적(Heterogeneous integration) 제품을 이용한 다양한 방법의 시스템 통합(System integration)은 이머징 메모리에 많은 기회를 열어 줄 수 있다. 그러나 이를 도입하기 위해선 완전히 새로운 메모리 생태계를 구축해야 한다는 것 또한 피할 수 없는 사실이다. 이머징 메모리의 도입은 CXL 메모리나 비욘드 메모리 솔루션, 어느 쪽을 택하든지 STCO(System technology co-optimization)*의 테스트 케이스가 된다. 이를 실현하기 위해 R&D 생태계를 다시 구축하고 생태계 전반에 걸쳐 협업하는 것이, 차세대 컴퓨팅으로 나아가며 현재의 폰-노이만 컴퓨팅 구조의 메모리 월 문제를 극복하는 데 중요한 역할을 할 것이다.

 * STCO(System technology co-optimization) : 메모리, 프로세서, 혼합 신호 IP 및 센서를 단일 패키지로 결합하는 프로세스

그러므로 메모리 혁신의 여정은 메모리 생태계의 일부인 모든 기업과 학계가 협력하여 컴퓨팅의 다양한 문제를 해결해야만 가능하다.

“한 아이를 키우려면 온 마을이 나서서 힘을 합쳐야 한다.”

힐러리 클린턴이 언급했던 문구처럼 R&D 생태계는 차세대 컴퓨팅 시스템을 위해 모든 단계에서 함께 일을 해야 함을 일깨워 준다. 이제 반도체 분야의 사람들이 모여 새로운 메모리의 미래를 실현할 때가 왔다고 믿는다.

“메모리 연구만으로는 반도체 격변기를 주도할 수 없습니다. 연산 기능이 더해진 메모리가 만들어낼 새로운 컴퓨팅 환경까지 고려한 연구가 필요합니다. SK하이닉스 RTC는 이러한 관점에서 장기적인 미래를 준비하는 연구 조직입니다.”

초거대 AI*, 머신러닝 등 데이터가 폭발적으로 증가하는 현시점에서 차세대 반도체 시장을 선도하기 위해서는 메모리 기술 개발 그 이상의 여정이 필요하다. SK하이닉스 미래기술연구원의 Revolutionary Technology Center(이하 RTC)는 미래 반도체 산업에 새로운 패러다임을 제시하는 것을 목표로 2021년 출범한 선행 연구 조직이다.

* 초거대 AI(Artificial Intelligence, 인공지능) : 대용량 데이터를 스스로 학습해 인간처럼 종합적 추론을 해내는 차세대 인공지능

먼 미래를 계획하는 일은 때로 아득하고 모호하기도 하다. 하지만 RTC를 이끄는 나명희 부사장의 청사진은 명확했다. 뉴스룸은 나 부사장을 만나 그가 그리고 있는 미래의 청사진을 따라가 보았다.

ORP(Open Research Platform) 구축으로 미래 반도체 연구 체계 제시

급변하는 반도체 산업 환경에 대응하기 위해 모두가 미래 기술 연구의 중요성을 이야기한다. 하지만 미래를 정의하기는 쉽지 않다. 나명희 부사장은 RTC의 미래 기술 연구를 수많은 비슷한 조각들을 껴 맞춰 하나의 그림을 완성하는 ‘퍼즐 맞추기’에 비유했다.

“퍼즐을 완성할 때는 마지막 ‘그림’이 중요한 것처럼 RTC는 이러한 그림을 제시하는 역할을 한다. 더 멀리 보고 최종 목표까지 빠르게 도달할 수 있도록 정확도와 성공률을 높여주는 일을 하는 것이다.”

RTC의 연구는 크게 세 가지 방향으로 진행된다. 첫째는 SK하이닉스의 핵심 사업인 DRAM과 NAND 메모리의 연속성을 확보하는 것이다. 스케일링의 한계를 극복하며 기술 변곡점을 넘어설 수 있는 차세대 메모리를 연구한다. 두 번째는 다음 세대의 기술에서 새로운 가치를 창출할 뉴 타입(New-type) 메모리 확보, 마지막으로 차세대 컴퓨팅 방식에 대응할 반도체 기술을 선제적으로 확보하기 위해 기반 연구를 진행 중이다.

나 부사장은 연구 방향성과 함께 구체적인 비전을 제시했다. 개방형 연구 혁신을 주도할 ORP(Open Research Platform)가 그것이다. 글로벌 기술기업 IBM과 IMEC 국제반도체연구소에서 일했던 그의 경험을 담아낸 플랫폼이다.

“향후 10년간 반도체 시장은 그 어느 때보다 다이나믹하게 움직일 것이다. 변화에 대비하려면 일하는 방식에서부터 변화를 추구해야 한다. 특히, 연구 분야에서는 빗장을 풀고 자유롭게 논의할 수 있는 문화가 꼭 필요하다. ORP는 이를 위한 에코 시스템을 구축할 수 있는 효과적인 모델이다.”

나 부사장은 앞으로의 기술 개발은 혼자의 힘으로는 할 수 없고  생태계 차원에서 유기적인 고민이 필요하다고 강조한다. 따라서 함께 연구하고 의사결정할 수 있는 파트너십이 중요하다는 것이다. 특히, 각 파트너사의 강점을 살린 공동 연구는 효율성은 물론 연구 성과의 사업화 가능성 측면에서도 유리하다.

“결국 미래 반도체 기술의 성장은 상품 중심의 사업 파트너십뿐만 아니라 연구 중심의 관계 구축을 통해 가능해진다. 계속해서 새로운 것을 시도하고, 모든 협력 관계의 가능성을 열어놔야 한다. 이에 따라 RTC는 ORP를 바탕으로 국내외 다양한 기업, 학계, 연구기관과 적극적인 공동연구를 진행하고 있다.”

시간적, 지역적, 지정학적 한계를 넘어서는 연구 협력 조직 구축이 목표

2022년 오픈한 RTC 공식 웹사이트(research.skhynix.com)는 ORP의 대표 채널 중 하나다. 영문으로 구축된 이 사이트는 RTC의 연구 분야와 현황을 대내외에 알리고 최신 연구 성과를 공유하는 허브 역할을 한다.

“웹사이트에는 논문, 학회 발표(Keynote) 등의 주요 연구 성과와 함께 최신 연구개발 소식, 인사이트 등이 지속 업데이트되고 있다. 실제로 이를 통해 많은 해외 유관 기관과 학생들이 SK하이닉스에 대한 관심을 보이고 있다.”

그렇다면 ORP를 통해 이루고자 하는 궁극적인 목표는 무엇일까? 나 부사장은 “세계적인 규모의 ‘Global R&D24’를 구축해, 시간적, 지역적, 지정학적 한계를 넘어서는 연구 협력 조직으로 성장하게 하는 것”이라고 밝혔다. 현재는 걸음마 단계지만, RTC는 결국 Global R&D24를 향한 여정을 걷고 있는 셈이다.

* Global R&D24: 연구 협력 자원의 데이터베이스 통합하여 글로벌 전문가 간 네트워킹하며 지속가능한 연구를 진행하는 협력 구조

“연구 분야에서 SK하이닉스의 국내 인지도는 충분하다. 이제는 세계를 무대로 나아가야 한다. 의미 있는 연구를 함께할 수 있는 협력 구조는 우리가 세계 무대에서 ‘제조뿐만 아니라 연구까지 잘하는 기업’으로 확실히 눈도장을 찍었을 때 비로소 완성할 수 있다.”

▲ IEEE EDTM 2023에서 커리어 연설을 진행하는 RTC 나명희 부사장

이를 위해서 나 부사장은 ‘연구도 소통이 중요하다’는 점을 강조했다. SK하이닉스의 연구를 공유하여 반도체 R&D 분야에서 영향력을 키우고, 함께 선순환할 수 있는 구조를 만들기 위해서다. 나 부사장과 RTC 소속 구성원들이 IEDM, IMW, ISC 등 세계적인 학회에서 지속적으로 논문을 발표하며 적극적인 활동을 하는 것도 이 때문이다. 실제로 RTC 조직 창설 이후 회사의 미래 반도체 연구 퍼블리케이션 성과는 2배 이상 커졌다.

“아무것도 하지 않으면 아무 일도 일어나지 않는다. 연구 역시 마찬가지다. 우리가 나서서 알려야 그들이 알아준다. 이러한 이유로 RTC의 모든 구성원은 연구 상황을 공유하며 소통하고 있다.”

RTC만의 연구 문화로 미래 반도체 시장의 패권 잡겠다

“내가 경험한 미국과 유럽에서는 연구원들이 업무에 대해 큰 자부심을 가진다. 이는 자연스레 좋은 연구 성과로 이어진다. 그래서 RTC는 글로벌 기업들의 수평적인 문화와 SK하이닉스 고유의 업무 체계를 조합한 특별한 연구 문화를 만들어가고 있다.”

나 부사장은 모든 구성원이 참여하는 ‘특허 데이’, 채택된 아이디어를 현실화하는 ‘이노베이션 박스 페스티벌’ 등 자유롭게 연구 아이디어를 나눌 수 있는 프로그램을 운영하고 있다. 또, 기민한 이슈 대응을 위해 애자일(Agile)한 조직 문화도 적극 도입했다.

“연구라는 것은 먼 미래를 보고 움직이기 때문에 사실상 실패 확률이 더 높다고도 할 수 있다. 하지만 실패는 곧 경험으로, 다음 단계로 나아가는 발판이 되어야 한다. RTC가 앞으로 쌓아갈 성공 스토리와 시행착오는 모두 SK하이닉스가 미래 반도체 시장의 주도권을 거머쥘 수 있는 확실한 토대가 되어줄 것이다.”

SK하이닉스가 미래 반도체 산업에 새로운 패러다임을 제시하기 위해 연구 중인 분야를 대내외에 알리고, 최신 연구성과를 공유하는 소통 창구를 열었다. 미래기술연구원 산하 Revolutionary Technology Center(이하 RTC)가 공식 웹사이트(research.skhynix.com)를 새롭게 개설한 것.

RTC는 중장기적인 관점에서 반도체 산업의 생태계에 필요한 선행 기술을 연구하기 위해 지난해 신설된 연구(Research) 조직으로, SK하이닉스 내에서 차세대 컴퓨팅을 위한 혁신적인 솔루션을 제시하기 위한 기술 개발을 주도하고 있다.

연구 분야, 연구 협력 현황 소개 등이 주요 메뉴로 구성된 RTC 웹사이트는 SK하이닉스가 현재 집중하고 있는 연구 분야를 알기 쉽게 소개하는 통합 데이터베이스로 활용된다. 이를 위해 웹사이트 내 ‘Research Area’ 카테고리를 마련하고, △Revolutionary Memory △Beyond Memory △Next Generation Computing 등 SK하이닉스가 추구하는 세 가지 주요 연구 방향성을 상세히 공유했다.

‘Revolutionary Memory’ 카테고리에서는 기존 메모리 반도체의 한계를 극복하고 기술적인 변곡점을 넘어설 수 있는 기술을 확보하기 위해 DRAM, NAND 각 분야에서 이뤄지고 있는 연구들을 소개하고, 이를 위해 필요한 기술적 혁신 방향성을 제시한다. 또한 이곳에서는 PCM^*, MRAM^* 등 차세대 메모리(New Memory) 개발을 위해 진행 중인 노력도 확인할 수 있다.

‘Beyond Memory’ 카테고리에서는 다음 세대의 기술 단계에서 새로운 가치를 창출할 New-type Memory를 확보하기 위한 연구 과정들을 공유한다. 이곳에서는 PNM^*, PIM^*, CIM^* 등 메모리 반도체와 처리장치(Logic)가 다양한 형태로 융합된 콘셉트의 반도체를 비롯해 앞으로 반도체 산업에 새로운 패러다임을 제시할 혁신 기술들을 만나볼 수 있다.

‘Next Generation Computing’ 카테고리에서는 포스트 폰 노이만(Post Von Neumann) 컴퓨팅 방식의 대안으로 논의되고 있는 뉴로모픽 컴퓨팅(Neuromorphic Computing)^* 등 다양한 컴퓨팅 방식에 대응할 새로운 콘셉트의 반도체 기술을 선제적으로 확보하기 위한 기반 연구를 진행 중이다.

* CM: Phase-Change Memory. 특정 물질의 상(Phase) 변화를 이용해 데이터를 저장하는 방식의 메모리 반도체로, 전원을 꺼도 정보가 지워지지 않는 플래시 메모리(Flash Memory)의 장점과 처리속도가 빠른 DRAM의 장점을 모두 갖고 있다.
* MRAM: Magnetic Random Access Memory. 자기 저항을 이용해 데이터를 저장하는 비휘발성 메모리로, 플래시 메모리처럼 전원을 꺼도 정보가 지워지지 않는 비휘발성을 갖추고 있으며 처리속도가 빠르고 소비전력이 적은 DRAM의 장점을 모두 갖고 있다.
* PNM: Processing Near Memory. 하나의 모듈에 메모리 반도체와 처리장치가 탑재된 형태의 융합형 반도체를 의미한다.
* PIM: Processing in Memory. 하나의 패키지에 메모리 반도체와 처리장치가 탑재된 형태의 융합형 반도체를 뜻한다.
* CIM: Computing in Memory. 하나의 다이(Die) 내에서 메모리 반도체와 처리장치가 결합된 형태의 융합형 반도체를 말한다.
* Neuromorphic Computing: 사람 뇌의 정보 처리방식을 모방해, 처리장치와 메모리 반도체가 직렬로 연결되는 현재의 컴퓨팅 구조를 뉴런과 시냅스 간 정보 처리방식처럼 병렬로 연결한 구조로 변경한 컴퓨팅 시스템을 뜻한다.

아울러 RTC는 앞으로 공식 웹사이트가 개방형 혁신(Open Innovation)을 주도할 플랫폼으로서 글로벌 연구개발(R&D) 허브 역할을 해줄 것으로 기대하고 있다.

이를 위해 웹사이트 내 ‘Creating New Value’ 카테고리를 마련하고, SK하이닉스를 중심으로 세계 각국과 진행 중인 주요 연구 협력 현황을 개방했다. 세계적인 규모의 ‘Global R&D24’을 형성해, 시간적, 지역적, 지정학적 한계를 넘어서는 연구 협력 조직을 구축 및 운영하는 것이 궁극적인 목표다.

SK하이닉스 나명희 부사장(RTC)은 “앞으로 웹사이트를 통해 논문, 학회 발표(Keynote) 등 주요 연구 성과와 함께 최신 연구개발 소식(News)과 인사이트(Insight)를 지속적으로 업데이트할 계획”이라며 “이를 통해 세계 유수의 기업, 학계, 연구기관과의 활발한 협업을 기대하고 있다”고 밝혔다.